dc.creator | Cavalcante, Marcus Vínícius Guedes | |
dc.date.accessioned | 2018-02-21T13:14:41Z | |
dc.date.available | 2018-02-21T13:14:41Z | |
dc.date.issued | 2017-12-29 | |
dc.identifier.citation | CAVALCANTE, Marcus Vinícius Guedes; SILVA, Ricardo Queiroz de Farias Henrique. MINIMIZE - Método manual para redução de dimensões físicas, peso e dissipação de potência elétrica em sistemas eletrônicos. 2017. 56f. Trabalho de Conclusão de Curso (Técnico em Eletrônica)- Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte, Natal, 2017. | pt_BR |
dc.identifier.uri | http://memoria.ifrn.edu.br/handle/1044/1436 | |
dc.description.abstract | The need to produce Printed Circuit Boards is perceptible in the electronics field. However, the current difficulty to make this process real – which is mainly justified by its high cost – compromise the advance of academic research that requires the building of prototypes. Thus, this study proposes the development of a fabrication process of Printed Circuit Boards (PCBs) with low cost, reduced weight and dimensions and low power consumption. It is an experimental research which aims to develop a methodology for the assembly of low and average complexity electronics systems in a small-scale production. In this work, the methodology used will be the Surface-Mount Technology (SMT) in a completely manual process, in other words, without the use of sophisticated and high cost equipment. | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Instituto Federal de Educação, Ciência e Tecnologia do Rio Grande do Norte | pt_BR |
dc.rights | Acesso Aberto | pt_BR |
dc.subject | Surface-Mount Technology | pt_BR |
dc.subject | Processo de fabricação | pt_BR |
dc.subject | Montagem de sistemas eletrônicos | pt_BR |
dc.title | MINIMIZE - Método manual para redução de dimensões físicas, peso e dissipação de potência elétrica em sistemas eletrônicos | pt_BR |
dc.type | Trabalho de Conclusão de Curso | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/7821763821190445 | pt_BR |
dc.contributor.advisor1 | Souza, Jair Fernandes de | |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/3907353314468789 | pt_BR |
dc.contributor.referee1 | Souza, Jair Fernandes de | |
dc.contributor.referee2 | Oliveira, Aylanna Raquel da Costa | |
dc.contributor.referee3 | Nascimento, Pedro Ivo de Araujo do | |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.department | Natal - Zona Norte | pt_BR |
dc.publisher.initials | IFRN | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS | pt_BR |
dc.description.resumo | A necessidade da produção de Placas de Circuito Impresso é visível na área da Eletrônica. Entretanto, as dificuldades existentes para concretizar esse processo – que se justificam, principalmente, pelo custo elevado – comprometem o avanço de pesquisas acadêmicas que requerem a construção de protótipos. O presente trabalho, portanto, propõe o desenvolvimento de um processo de fabricação de Placas de Circuito Impresso (PCIs) de baixo custo, dimensões e peso reduzidos e baixo consumo de potência. Trata-se de uma pesquisa experimental cujo objetivo é desenvolver uma metodologia para a montagem de sistemas eletrônicos de baixa e média complexidade em pequena escala de produção. Nesta metodologia será utilizada a Surface-Mount Technology (SMT) em um processo totalmente manual, ou seja, sem a utilização de equipamentos sofisticados e de alto custo. | pt_BR |
dc.creator.Lattes2 | http://lattes.cnpq.br/8490357509264057 | pt_BR |
dc.creator.name2 | Silva, Ricardo Queiroz de Farias Henrique | |